本文主要介紹數字電路基礎知識，用最簡潔的內容介紹最核心的知識。
1、數字電路是什么?數字電路是利用電源電壓的高電平和低電平分別表示1和0，進而實現信息的表達。模擬信號：隨時間連續變化的信號。處理模擬信號的電路就是模擬電路。數字信號：隨時間不連續變化的信號，離散變化。處理數字信號的電路就是數字電路。
2、數值表達我們常用的數值表達方式是十進制，但在數字電路中采用的是二進制，如下圖所示：
有符號二進制：
3、比特和字節比特：二進制中的一個數字位稱為 binary digit，用bit表示，常簡寫為“b”。字節：1字節等于8比特，用byte表示，常簡寫為“B”。4、1K 字節理解的差異K、M、G、T 是表示大數據量時常用的單位。1K 的大小有 1000(10 的 3 次方)和 1024(2 的 10 次方)兩種計數方法。通常，衡量計算機內存和網絡數據包大小時，1K 相當于 1024 比特。而在硬盤等存儲器的標簽上記述的尺寸或物理學中的 1K 相當于 1000。
5、反碼與補碼反碼 = 原碼所有bit位取反補碼 = 反碼+1比如原碼=0101，則反碼=1010，補碼=1011
6、MOSFET的結構目前數字電路基本上都是由 MOSFET 場效應管構成的。MOSFET 是一種在施加電壓后可以像開關一樣工作的半導體器件。MOSFET 有 P 型 MOSFET 和 N 型 MOSFET 兩種。
7、邏輯運算與基本邏輯門電路(1)邏輯運算使用 AND(邏輯與)、OR(邏輯或)、NOT(邏輯非)三種基本運算組合來實現各種運算。
(2)CMOS 基本邏輯門電路
8、存儲元件鎖存器(Latch)就是一種存儲元件，具有像閂鎖一樣鎖住并維持數據的特性，通過組合基本的邏輯門可以實現。
(1)最簡單的鎖存器由一個2輸入的AND門組成，將一路輸入與輸出連接形成回路。
(2)D鎖存器(Data Latch，D-Latch，數據鎖存器)由4個NAND組成，輸入信號有D(DATA)和E(ENABLE)，輸出信號有Q和/Q。工作邏輯：E 為 0 時保持前一個數據，E 為 1 時將輸入 D 的數據輸出到 Q。E為1時輸入的 D 直接通過 Q 輸出。D鎖存器構成以及電路組成如下：
真值表：
(3)D觸發器D 鎖存器和 NOT 門組合，可以實現依據時鐘信號同步并保存數據的 D 觸發器。D 觸發器有 D(Data) 和 C(Clock) 兩個輸入信號，Q 和
兩個輸出信號。D觸發器電路組合如下圖所示。
D觸發器的電路符號：
工作邏輯：當 D 觸 發器的 C 為 0 時，前端 D 鎖存器輸出信號 D 的值，后端 D 鎖存器保持之前的數據。當 C 為 1 時，前端 D 鎖存器保持之前的數據，后端 D 鎖存器將前端 D 鎖存器保持的數據直接通過 Q 輸出。
D觸發器由于原理和構造簡單，廣泛應用于同步電路。
擴展知識：《建立時間與保持時間》D 觸發器是由時鐘信號的邊沿來觸發數據的存儲動作的。因此，需要在時鐘沿前后一段時間內將輸入信號穩定下來。如果在時鐘變化時輸入信號也在變化，很可能無法正確存儲數據。因此，為了讓 D 觸發器正確存儲數據，需要有建立時間(setup time)和保持時間(hold time)兩個基本條件。建立時間是在時鐘變化前必須穩定輸入信號的時間，而保持時間是時鐘變化后必須穩定輸入信號的時間。同時遵守建立時間和保持時間，就可以讓 D 觸發器正確的存儲數據。具體的時序圖如下所示：
9、組合邏輯電路和時序邏輯電路數字電路可以分為組邏輯合電路和時序邏輯電路兩種。
(1)組合邏輯電路組合邏輯電路是指輸出值僅由輸入信號的狀態決定的電路，不依賴于過去的輸入。從電路組成上來看，只包含門電路，不包含存儲元件。比如下圖所示就是一個組合邏輯電路。
(2)時序邏輯電路時序邏輯電路是指輸出值同時依賴于現在和過去輸入信號的邏輯電路。從電路組成上來看，時序邏輯電路等于組合邏輯電路+存儲電路。從工作邏輯上來看，輸出狀態必須反饋到輸入端，與輸入信號共同決定組合邏輯的輸出。
客服QQ1:63355785 客服QQ2:61303373 客服QQ3:67399965 客服QQ4:2656068273 產品分類地圖
版權所有：保定市禾邦電子有限公司 保定市禾邦電子有限公司營業執照
備案號：冀ICP備12019441號-1
關鍵字：保定電子元器件 保定電子元件 電子元器件 電子元件